分析 RTL 仿真 - 2023.2 简体中文

Vitis 高层次综合用户指南 (UG1399)

Document ID
UG1399
Release Date
2023-12-18
Version
2023.2 简体中文

当 C/RTL 协同仿真完成后,会打开仿真报告并显示测量所得时延和 II。这些结果将不同于 HLS 综合后报告的值,后者为基于穿过设计的绝对最短路径和绝对最长路径计算所得。C/RTL 协同仿真后提供的结果会显示给定仿真数据集的时延和 II 的实际值(如果改变使用的输入激励,则结果可能发生改变)。

在非流水打拍设计中,C/RTL 协同仿真会测量 ap_startap_done 信号之间的时延。II 比时延多 1,因为设计会在所有操作完成 1 个周期后读取新输入。设计仅在当前传输事务完成后才启动下一项传输事务。

在流水打拍设计中,设计可能在第一项传输事务完成之前读取新输入,并且在传输事务完成前可能存在多个 ap_startap_ready 信号。在此情况下,C/RTL 协同仿真会测量数据输入值与数据输出值之间的周期数作为时延。II 是 ap_ready 信号之间的周期数,设计会使用该值来请求新输入。

注释: 对于流水打拍设计,仅当设计针对多个传输事务进行仿真时,才能判定 C/RTL 协同仿真的 II 值。