如前文所述，Vitis HLS 允许用户为接口中的阵列指定 M_AXI 接口。由于此存储器为片外存储器，而非本地存储器，因此访问这些存储器可能需耗费大量周期。为了最优化这些访问的方式，Vitis HLS 会执行自动突发最优化，以便有效读取/写入这些外部存储器。突发是一种最优化方式，它会尝试以智能方式聚集对 DDR 的存储器访问操作，以便尽可能提升吞吐量带宽和/或减小时延。突发是可对内核执行的诸多最优化操作之一。突发通常能够实现 4 到 5 倍的提升。DDR 端口上存在争用（源于多个相互竞争的内核）时，适合使用突发。
如需获取有关此突发最优化的更多信息以及有关如何编写代码来推断更多突发的详细信息，请参阅 AXI 系统性能最优化 部分。