默认情况下，AMD Vitis™ HLS 会将具有兼容选项的函数实参组合到单个 m_axi/s_axilite 接口适配器中。将端口捆绑到单个接口中可消除 AXI4 逻辑，因而有助于节省器件资源，在拥塞的设计内工作时可能需要这些资源。但是，单一接口捆绑可能会限制内核性能，因为所有存储器传输都必须穿越单个接口。例如，m_axi
interface 具有独立的 READ 通道和 WRITE 通道，因此单个接口即可同时执行读取和写入，但仅限单一位置。使用多个捆绑即可创建多个接口以连接到存储体，从而能够增大内核带宽和吞吐量。
在本用户指南 (UG1399) 的“M_AXI 捆绑/S_AXILITE 捆绑”部分中对 AXI 接口的捆绑规则进行了完整描述，应先审阅其中内容而后再继续操作。