DPUCZDX8G IP 针对 Zynq UltraScale+ MPSoC 进行了最优化。您可将此 IP 作为块集成到选定的 Zynq UltraScale+ MPSoC 的可编程逻辑 (PL) 中，并直接连接到处理器系统 (PS)。DPU 可由用户配置且包含多个参数，用户可通过指定这些参数来对 PL 资源进行最优化，或者也可以自定义启用的功能。如要在自定义的 AI 工程或产品中集成 DPU，请参阅 https://www.xilinx.com/bin/public/openDownload?filename=DPUCZDX8G.tar.gz。
图 1.
DPUCZDX8G 架构
