DDR 存储器使用情况 - 2023.2 简体中文

Versal 自适应 SoC 系统和解决方案规划方法指南 (UG1504)

Document ID
UG1504
Release Date
2023-11-15
Version
2023.2 简体中文

Versal 自适应 SoC 为目标时,请关注器件中集成 DDR 存储器控制器的目标使用率、带宽和性能。例如,图像处理使用大量数据(如图像数据、权重数据、层级数据等),这些数据在不同时间点所需带宽都不尽相同。这些类型的应用会使用大量 DDR 存储器,从而影响 DDR 存储器带宽和时延。根据应用类型及其存储器带宽和性能要求,您需要精确掌握应用生成的流量上的 QoS 要求。

有关 DDR 存储器使用情况的另一个需要考量的重要因素是存储器分区的影响。根据您的应用带宽需求以及对于 DDR 存储器的需求,可能最好跨多个 DDR 对存储器进行交织处理,或者将多个 DDR 存储器控制器各自作为单独的存储器来处理。如需了解 DDR 存储器控制器到 NoC 配置准则,请访问此链接以参阅 Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313) 中的相应信息。