如果遇到在 PL 逻辑仿真中难以复现的情况，您可能需要调试可编程逻辑 (PL) 和硬核块。PL 和硬核块支持使用以下 ChipScope™ 调试 IP 核和硬核块进行逻辑调试：
- AXI Streaming Integrated Logic Analyzer (AXIS-ILA)
- AXIS-ILA 核支持您通过触发硬件上事件并以设计速度捕获数据来对实现后设计执行系统内调试。
- AXI Streaming Virtual Input/Output (AXIS-VIO)
- AXIS-VIO 核支持您实时监控和驱动设计信号，以取代物理输入或输出元素，如开关或指示灯 (LED)。
- Integrated Bit Error Ratio Tester (IBERT) GTY/GTYP
- Versal 自适应 SoC GTY/GTYP 包含内置的 IBERT Serial Analyzer 功能，此功能支持系统内串行 I/O 确认和调试。此解决方案无需额外的 PL IP。
- NoC DDR 存储器控制器校准调试
- 集成到 Versal 自适应 SoC NoC 内的 DDR 存储器控制器支持校准调试接口，此接口可通过 AMD Vivado™ 硬件管理器来访问。
- PCI Express 链路调试
- Versal 自适应 SoC PCI Express® 集成块支持链路调试接口。如果启用此集成块，那么您可在 Vivado 硬件管理器中查看链路训练状态机 (LTSSM) 状态转换。