Vivado IP integrator 中的性能建模可分解为如下若干个阶段：
- NoC/DDR 存储器接口和数据流建模
- 加速器块数据流建模
在第一阶段中，使用 AMD Traffic Generator IP 对 NoC 数据流进行建模，此 IP 可配置为生成类似加速器数据流的传输事务。例如，如果加速器需处理三维数据立方体，并且数据在 DDR 存储器内以线性格式排列，那么来自 NoC 主单元的提取地址并非线性地址。您可为所需寻址模式（例如，三维）配置流量生成器，并在 NoC-PL 接口中监控性能。
如果吞吐量低于预期（通常是由 DRAM 效率所致），那么您可调整 DRAM 地址映射，提升 DRAM 接口效率。此外，NoC 可提供服务质量 (QoS) 选项。根据流量类，您可以为每个 NoC 主单元和从单元调整 QoS 值，以满足应用需求。例如，对于需最低时延的视频应用，您可配置低时延流量，对于其他 NoC 主单元，则可配置为尽力实现最高流量。
在下一阶段，通过为加速器生成流量以模拟来自 NoC/DDR 存储器的真实数据流，对加速器块进行建模。如果加速器接口支持 AXI4 串流协议（例如，AI 引擎块），那么您可使用 AMD 流量生成器或仿真 PLIO 对流量建模并对性能进行调优。您可基于监控器块报告的性能对 NoC 和加速器配置进行调整。
建议： 单独为 NoC/DDR 存储器和加速器硬件执行流量建模有助于对每个块进行并行评估。这样您即可先对配置和参数进行微调，然后再将该解决方案部署到更大的系统中，在此类系统中，一般瓶颈主要在于仿真时间。
欲知详情，请访问此链接以参阅 Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313) 中的相应内容，另请参阅 NoC DDR 存储器控制器 Versal 器件架构教程。