存储器层级 - 2023.2 简体中文

Versal 自适应 SoC 系统和解决方案规划方法指南 (UG1504)

Document ID
UG1504
Release Date
2023-11-15
Version
2023.2 简体中文

对于需要高带宽存储器的数据密集型应用,最佳方法是构造 1 个应用专用的存储器层级,例如,从 DDR 存储器到 PL RAM (UltraRAM/BRAM) 的存储器高速缓存。Versal 器件可通过 NoC 接入 DDR 存储器。DDR 存储器连接至器件互连结构,Arm Cortex-A72AI 引擎则通过 NoC 相连。在 PL 中使用 DMA 数据移动器即可协调数据在硬核 IP 与 DDR 存储器之间的往来迁移,并利用中间 PL RAM 阶段进行高速缓存或数据缓冲。

注释: 与先前架构一样,Versal 器件同样支持软核存储器控制器。

Versal 器件可使用 DMA 接入 DDR 存储器。DDR 存储器通过硬核存储器控制器和 NoC 连接到器件互连结构和其他硬核 IP。您可在 PL 中使用 DMA 数据移动器来协调往来 DDR 存储器的数据迁移。您还可使用 Versal 器件上提供的 DDR 存储器控制器来配置 NoC 以实现最大带宽。

提示: 通过使用 NoC 编译器即可找到最优解决方案,以获取所需聚合带宽。