千兆位收发器 (GT) 具有特定的管脚分配 (pinout) 要求，您必须考量如下注意事项：
- 共享参考时钟
- 在四通道中共享 PLL
- GT 硬核块（如 PCIe 或 MRMAC）的布局及其与收发器的距离
注释： 如需获取有关 CPM5 的 GT 选择和管脚分配指导信息，请访问此链接以参阅
Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 产品指南(PG347) 中的相关信息。
AMD 建议您使用“GT Wizard”（GT 向导）来生成核。或者，您也可以使用 AMD IP 核来获取协议。使用 AMD 收发器 IP 时，需要执行额外的 I/O 管脚分配步骤。自定义 IP 后，即可使用 Vivado IDE 中的“Hard Block Planner”（硬核块分配器）或“Pin Planner”（管脚分配器）将顶层收发器 I/O 和 REFCLK 端口分配到经过细化或综合的设计中的物理封装管脚。如需获取管脚分配建议，请参阅 Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 产品指南(PG347)。
注释： 为实现时钟资源平衡，Vivado 布局器会尝试对由 GT 输出时钟进行时钟设置的负载进行约束，这些输出时钟位于为时钟供电的 GT 旁。