为了使工具能够有效工作,您必须尽可能提供有关 I/O 特性和拓扑结构的详细信息。必须指定电气参数,包括 I/O 标准、驱动、斜率和 I/O 方向。
还必须考虑包括连接、时钟拓扑和时序约束在内的所有其他相关信息。尤其是时钟选择,其可能对管脚选择产生重大影响,反之亦然。
对于具有 I/O 要求的 IP(例如,收发器、
PCIe®
核、存储器接口和高速 I/O 接口),必须在完成 I/O 管脚分配前配置 IP。如需了解有关指定 I/O 电气参数的更多信息,请访问此链接以参阅
Vivado Design Suite 用户指南:I/O 管脚分配和时钟规划(UG899) 中的相应内容。
重要: 并非所有 I/O 都能访问
Versal 器件中的 PL 区域,例如,角点 bank 中的部分 I/O。欲知详情,请参阅
Versal 自适应 SoC 时钟资源架构手册(AM003)、
Versal 自适应 SoC SelectIO 资源架构手册(AM010) 和
Versal 自适应 SoC 封装和管脚分配架构手册(AM013)。