下表定义了各信号组的时序约束及其目标，用户可根据此处表中所示在 PCB 布局软件工具中输入时序约束。为了确定偏差，应始终包括自适应 SoC 封装延迟。
| 偏差约束 | 管脚对组合 | 最小值 (ps) | 最大值 (ps) | 组 | 目标 |
|---|---|---|---|---|---|
| 地址到时钟 A | 自适应 SoC 到 LPDDR4/4x 器件 | -100 | +100 | CA[5:0]_A | CK_T_A |
| 地址到时钟 B | 自适应 SoC 到 LPDDR4/4x 器件 | -100 | +100 | CA[5:0]_B | CK_T_B |
| 命令到时钟 A | 自适应 SoC 到 LPDDR4/4x 器件 | -20 | +20 |
CKE0_A CKE1_A 2 CS0_A CS1_A 2 |
CK_T_A |
| 命令到时钟 B | 自适应 SoC 到 LPDDR4/4x 器件 | -20 | +20 |
CKE0_B CKE1_B 2 CS0_B CS1_B 2 |
CK_T_B |
| 时钟（A 或 B） 3 | 自适应 SoC 到 LPDDR4/4x 器件 | 0 | 2 |
CK_T_A/B CK_C_A/B |
- |
| 数据到 DQS0 | 自适应 SoC 到 LPDDR4/4x 器件 | -100 | +100 |
DQ[7:0] DM0 |
DQS0_T |
| 数据到 DQS1 | 自适应 SoC 到 LPDDR4/4x 器件 | -100 | +100 |
DQ[15:8] DM1 |
DQS1_T |
| 数据到 DQS2 | 自适应 SoC 到 LPDDR4/4x 器件 | -100 | +100 |
DQ[23:16] DM2 |
DQS2_T |
| 数据到 DQS3 | 自适应 SoC 到 LPDDR4/4x 器件 | -100 | +100 |
DQ[31:24] DM3 |
DQS3_T |
| DQS0 3 | 自适应 SoC 到 LPDDR4/4x 器件 | 0 | 2 |
DQS0_T DQS0_C |
- |
| DQS1 3 | 自适应 SoC 到 LPDDR4/4x 器件 | 0 | 2 |
DQS1_T DQS1_C |
- |
| DQS2 3 | 自适应 SoC 到 LPDDR4/4x 器件 | 0 | 2 |
DQS2_T DQS2_C |
- |
| DQS3 3 | 自适应 SoC 到 LPDDR4/4x 器件 | 0 | 2 |
DQS3_T DQS3_C |
|
| DQS0 到时钟 A 3 | 自适应 SoC 到 LPDDR4/4x 器件 | -150 | +150 | DQS0_T | CK_A |
| DQS1 到时钟 A 3 | 自适应 SoC 到 LPDDR4/4x 器件 | -150 | +150 | DQS1_T | CK_A |
| DQS2 到时钟 B 3 | 自适应 SoC 到 LPDDR4/4x 器件 | -150 | +150 | DQS2_T | CK_B |
| DQS3 到时钟 B 3 | 自适应 SoC 到 LPDDR4/4x 器件 | -150 | +150 | DQS3_T | CK_B |
|
|||||