LPDDR4/4x 接口的信号和连接方式

Versal 自适应 SoC PCB 设计 用户指南 (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 简体中文

下表显示了 LPDDR4/4x 应用需要使用的信号。

表 1. LPDDR4/4x 信号定义
信号 描述 所需 PCB 终端
时钟信号
CK_T[C]_A 和 CK_T[C]_B 地址/命令时钟 无,使用 ODT 48Ω
命令/地址信号
CA[5:0]_A 和 CA[5:0]_B 地址 无,使用 ODT 48Ω
控制信号
CS0_A 和 CS0_B 芯片选择 无,使用 ODT 48Ω
CS1_A 和 CS1_B 芯片选择(仅限双列) 无,使用 ODT 48Ω
LPDDR4:CKE0_A 和 CKE0_B

LPDDR4:CKE1_B 和 CKE1_B

(仅限双列)

时钟使能 160Ω 到 GND/160Ω 到 VDD2 (1.1V)(请参阅 图 1
LPDDR4X:CKE0_A 和 CKE0_B

LPDDR4X:CKE1_B 和 CKE1_B

(仅限双列)

时钟使能

160Ω 到 GND/160Ω 到 VDD2 (1.1V)(请参阅 图 1

OR

160Ω 到 VDDQ (0.6V)(请参阅 图 1
注释: 如果端接到 VDDQ,请确保 VDDQ 轨可以灌电流。
数据信号
DQ[15:0]_A 和 DQ[15:0]_B 数据 无,使用 ODT 48Ω
DM[1:0]_A 和 DM[1:0]_B(如果存在) 数据掩码 无,使用 ODT 48Ω
数据选通信号
DQS[1:0]_T[C]_A 和 DQS[1:0]_T[C]_B 差分数据选通 无,使用 ODT 48Ω
杂项信号
RESET_n 复位(每个 LPDDR4/4x 器件 1 个) 4.7 kΩ 到 GND
仅限 LPDDR4/4x 器件
LPDDR4:ODT_A 和 ODT_B 片上终端控制

(每个器件)

直接连到 VDD2(2x32 管脚高效型接口上的 ODT_A 除外,请参阅 图 7)。
LPDDR4x:ODT_A 和 ODT_B 片上终端控制

(每个器件)

直连到 VDD2
ZQ0 校准参考(每个器件) 240Ω 到 VDDQ
ZQ1 校准参考

(每个器件,仅限双列)

240Ω 到 VDDQ
仅限自适应 SoC

IO_VR_700

IO_VR_800(如果存在)

校准参考

240Ω 到 VCCO_700

240Ω 到 VCCO_800(如果存在)

  1. 未使用的 LPDDR4 ECC 器件输入可通过通用 100Ω 电阻接地。
图 1. LPDDR4/4X CKE 终端
注释: 如果将 CKE 端接到 VDDQ (0.6V),请确保 VDDQ 轨可以灌电流。

LPDDR4 与 LPDDR4x 之间的供电电压差异

用户应注意 LPDDR4 与 LPDDR4x 之间的自适应 SoC 和存储器器件的电压电平不同,如下表所示。

表 2. LPDDR4 和 LPDDR4x 的典型供电电压
接口 VCCO_xxx(自适应 SoC) VDD2 VDDQ
LPDDR4 1.1V 1.1V 1.1V
LPDDR4x 1.2V 1.1V 0.6V
重要: 如果希望在保持自适应 SoC 加电的同时关闭 LPDDR4 器件的电源,那么自适应 SoC VCCO 1.1V 电源和 1.1V LPDDR4 VDDQ 电源应分开并进行适当控制。

下图显示了 LPDDR4/4x 支持的各种连接选项,例如:2x32、1x32(含 ECC 和不含 ECC)、2x16、1x16、管脚高效型 2x32 和 1x32 接口,它们使用的自适应 SoC 管脚明显比常规 2x32 和 1x32 选项少。

图 2. 2x32 LPDDR4/4x 接口的连接方式
图 3. 含 ECC 的 1x32(或 x48)LPDDR4/4x 接口的连接方式
图 4. 1x32 LPDDR4/4x 接口的连接方式
图 5. 2x16 LPDDR4/4x 接口的连接方式
图 6. 1x16 LPDDR4/4x 接口的连接方式
图 7. 管脚高效型 2x32 LPDDR4/4x 接口的连接方式
图 8. 管脚高效型 1x32 LPDDR4/4x 接口的连接方式