下表定义了 QDR-IV 信号的布线规则。
| 参数 | 值 |
|---|---|
| 阻抗规则 | |
| 单端地址/命令/控制和数据信号的阻抗 | 50Ω 1 ± 10% |
| 时钟 (CK)、数据写入时钟 (DK) 和数据读取时钟 (QK) 的差分阻抗 | 90Ω 1 ± 10% |
| 最大走线长度规则 | |
| 所有信号的最大 PCB 走线长度 | 5000 mil |
| 地址/命令/控制信号的间隔规则 | |
| 地址/命令/控制信号之间的最小间隔 |
3H 2 ，但是 自适应 SoC 或 QDR-IV 器件下为 1H |
| 地址/命令/控制信号与其他信号之间的最小间隔 |
5H 2 ，但是 自适应 SoC 或 QDR-IV 器件下为 2H |
| 数据信号的间隔规则 | |
| 同一字节内数据信号与 DK/QK 信号之间的最小间隔 |
3H 2 ，但是 自适应 SoC 或 QDR-IV 器件下为 1H |
| 不同字节间的数据信号与 DK/QK 信号之间的最小间隔 |
5H 2 ，但是 自适应 SoC 或 QDR-IV 器件下为 2H |
| 数据信号和 DK/QK 信号与其他信号之间的最小间隔 |
5H 2 ，但是 自适应 SoC 或 QDR-IV 器件下为 2H |
| 2x18（36 位）接口的布线说明 | |
| DQA[8:0]、DKA0_P、DKA0_N、QKA0_P、QKA0_N 和 QVLDA[0] | 须在同一布线层上布线 |
| DQA[17:9]、DKA1_P、DKA1_N、QKA1_P、QKA1_N 和 QVLDA[1] | 须在同一布线层上布线 |
| DQB[8:0]、DKB0_P、DKB0_N、QKB0_P、QKB0_N 和 QVLDB[0] | 须在同一布线层上布线 |
| DQB[17:9]、DKB1_P、DKB1_N、QKB1_P、QKA1_N 和 QVLDB[1] | 须在同一布线层上布线 |
| 2x36（72 位）接口的布线说明 | |
| DQA[17:0]、DKA0_P、DKA0_N、QKA0_P、QKA0_N 和 QVLDA[0] | 须在同一布线层上布线 |
| DQA[35:18]、DKA1_P、DKA1_N、QKA1_P、QKA1_N 和 QVLDA[1] | 须在同一布线层上布线 |
| DQB[17:0]、DKB0_P、DKB0_N、QKB0_P、QKB0_N 和 QVLDB[0] | 须在同一布线层上布线 |
| DQB[35:18]、DKB1_P、DKB1_N、QKB1_P、QKA1_N 和 QVLDB[1] | 须在同一布线层上布线 |
|
|