下表定义了 RLD3 信号的布线规则。
| 参数 | 值 |
|---|---|
| 阻抗规则 | |
| 单端地址/命令/控制和数据信号的阻抗 | 50Ω 1 ± 10% |
| 差分时钟 (CK)、数据写入时钟 (DK) 和数据读取时钟 (QK) 的阻抗 | 90Ω 1 ± 10% |
| 最大走线长度规则 | |
| 所有信号的最大 PCB 走线长度 | 5000 mil |
| 地址/命令/控制信号的间隔规则 | |
| 地址/命令/控制信号之间的最小间隔 |
3H 2 ，但是： 自适应 SoC 下为 1H DDR4 器件下为 1H |
| 地址/命令/控制信号与其他类型信号之间的最小间隔 |
5H，但是： 自适应 SoC 下为 2H DDR4 器件下为 2H |
| 数据信号的间隔规则 | |
| 同一字节内数据/DK/QK 信号之间的最小间隔 |
3H，但是： 自适应 SoC 下为 1H DDR4 器件下为 1H |
| 不同字节间的数据/DK/QK 信号之间的最小间隔 |
5H，但是： 自适应 SoC 下为 2H DDR4 器件下为 2H |
| 数据/DK/QK 信号与其他类型信号之间的最小间隔 |
5H，但是： 自适应 SoC 下为 2H DDR4 器件下为 2H |
| 布线说明 | |
| x18 器件 | |
| DQ[8:0]、DK0、DK0_B、DM0、QK0 和 QK0_B | 须在同一层上布线 |
| DQ[17:9]、DK1、DK1_B、DM1、QK1 和 QK1_B | 须在同一层上布线 |
| x36 器件 | |
| DQ[8:0]、DQ[26:18]、DK0、DK0_B、DM0、QK0、QK0_B、QK2 和 QK2_B | 须在同一层上布线 |
| DQ[17:9]、DQ[35:27]、DK1、DK1_B、DM1、QK1、QK1_B、QK3 和 QK3_B | 须在同一层上布线 |
|
|