保留的传感线

Versal 自适应 SoC PCB 设计 用户指南 (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 简体中文

部分 Versal 器件具有保留的感测管脚,这些管脚不连接到裸片,应保持浮动。这些管脚采用如下格式:RSVD_VCCINT_SENSE 和 RSVD_GND_SENSE。显示这些管脚即表明在同一封装的其他器件中可能存在这些管脚,并且可用于移植。