修订历史

下表列出了本文档的修订历史。

章节	修订综述
2023 年 9 月 14 日 1.7 版
表 1	添加了有关 VCCO_503/510/520/530 的行。
底面电容器下的布线和组合 VCCINT 与 VCC_RAM 时的降噪策略	新增章节。
适用于存储器接口的 PCB 准则	在存储器架构列表中添加了 HBM2e。
所有接口的必需存储器布线准则	在准则 5 中，更新了假定驱动强度的描述，并添加了答复记录的链接。澄清了准则 6，说明它仅适用于 LVDS 是系统时钟的输入标准的情况。
LPDDR4/4x 接口的信号和连接方式	在表 1 中添加注释。添加了关于分离 1.1V 电源轨的重要说明。从图 7 和图 8 中移除了 ZQ1。
适用于 HBM2e 的 PCB 布线准则	新增章节。
GTY/GTYP 收发器接口	添加了有关 PCIe 和 HSDP 的指南。
PMC 专用管脚	移除了关于专用 I/O 数量的句子。添加了有关 PUDC_B 的上拉信息。添加了针对 VCC_BATT 和 VCC_FUSE 管脚的规则。
I2C	移除了提及 I3C 的内容。
OSPI	移除了 ES1 偏差准则。
2022 年 12 月 14 日 1.6 版
常规更新	将提及的 XPE 替换为 PDM 工具。
表 1	添加 HBM 系列电源轨和表格注释。
未使用的 VCCO bank	在可接地的 bank 组（如未使用）中添加 HDIO。
针对 Versal 器件推荐的去耦电容数量	更新第一段。
目标阻抗	添加指向 PDN 模型的链接。
具有专用感测管脚的自适应 SoC	添加有关保留的感测管脚的重要注释。
所有接口的必需存储器布线准则	在 6 项中添加有关以 DQS_BIAS 代替电路的语句。
使用地址镜像来简化蛤壳布线	添加章节。
PMC 专用管脚	添加有关具有多组 POR_B、MODE[3:0] 和 PUDC_B 管脚的器件的指南。
Versal 自适应 SoC 移植检查表	添加 GTYP 互连结构访问限制以及 GT_RCAL 和 GT_RREF 管脚差异。
保留的传感线	添加章节。
2022 年 10 月 19 日 1.5 版
所有接口的必需存储器布线准则	添加 17 准则。
参考材料规格	更新板厚。
I3C 和 I2C	添加 I3C。
2022 年 6 月 15 日 1.4 版
表 1	对表格进行了大量更新。
PMC 专用管脚	更新章节。
CAN FD、I3C 和 I2C、追踪端口接口单元、三重定时器计数器、UART 和系统窗口看门狗定时器	添加有关 V_IH/V_IL 和 V_OH/V_OL 电平的项。
QSPI	更改 QSPI 读取保持公式，使其包含 Output_Hold 作为参数，替代 CTO_min（闪存）。
SelectMAP	添加主题。
XPIO 性能差异	将最大数据速率从 3200 Mb/s 更新为 3733 Mb/s。
材料属性和插入损耗	添加附录。
2022 年 4 月 27 日 1.3 版
表 1	添加 VCC_FUSE 和 VCC_BATT。将 GTYP_AVCC 和 GTM_AVCC 的电压更改为 0.92V。
蛤壳拓扑	添加章节。
PMC 专用管脚	添加有关 JTAG 启动模式的项。添加对应使用多个参考时钟的器件的项。
千兆以太网 MAC 10/100/1000 RGMII、OSPI、QSPI、SD/SDIO/eMMC、SPI 和 USB 2.0	更新章节。
2022 年 2 月 1 日 1.2 版
电流阶跃负载假设	更新，明确指定仅限 VCCINT 可调。
电压纹波假设	增加交流电压纹波的定义。
目标阻抗	移除频率范围并增加对 XPE 的引用。
平面电阻建议和远程电压传感线的 PCB 布线	新增章节。
适用于 LPDDR4/4x 接口的 PCB 布线准则	更新注释。
表 1	更新 CKE0_A、CKE0_B、CKE1_B 和 CKE1_B 的 PCB 终端。
图 1	LPDD4 终端更改为 VDD2 (1.1V)。
表 1	CAC 和数据信号的最大 PCB 走线长度更新为 3600 mil。
PMC 专用管脚、千兆以太网 MAC 10/100/1000 RGMII、OSPI、SD/SDIO/eMMC、SPI 和 USB 2.0	更新章节。
QSPI	更新章节并移除 QSPI 开发板延迟准则表。
GTYP 收发器互连结构访问限制和 GT_RCAL 和 GT_RREF 差异	新增章节。
Versal 器件的默认电容器数量	删除附录。
2021 年 7 月 1 日 1.1 版
PCB 设计特性	添加有关板级原理图设计和仿真资源的项。
表 1	更新 VCC_PMC 和 VCCO 的电压。更新 GTY、GTYP 和 GTM 收发器的电源轨。
未使用的 VCCO bank	新增章节。
功耗管理场景	更新章节并移除了个别功耗管理章节。
所有接口的必需存储器布线准则	在准则 12 中，电容值从 1.0 μF 更新为了 0.1 μF。准则 15 中新增了图示。
参考材料规格	开发板材料从 FR4 更改为了 Megtron 6 类。电介质常量从 4.0 更改为 ~3.7。损耗因子从 0.023 更改为 0.002。添加层级顺序。
针对不同叠层进行调整	新增章节。
DDR4 接口的信号和连接方式	更新表 1 并新增了重要注释。
适用于 DDR4 接口的 PCB 布线准则、适用于 LPDDR4/4x 接口的 PCB 布线准则、适用于 RLDRAM3 接口的 PCB 布线准则和适用于 QDR-IV 接口的 PCB 布线准则	添加重要注释。
表 1	CAC 和走线信号的最大 PCB 走线长度更新为 3000 mil。
表 1	更新表格。
PMC 专用管脚	添加有关 MODE 管脚连接到 VCCO_503 的项。
OSPI	添加有关将 4.7–10 kΩ 上拉电阻器布局到 VCCO_503 的项。
QSPI	第四项的 VCCO_503 更改为了 VCCO_500。
Versal 器件与封装之间的移植	更新器件编号。新增 GTYP 收发器。移除最后一段。
Versal 自适应 SoC 移植检查表	更新章节。
封装之间的管脚兼容性	更新器件编号和封装。
XPIO、HDIO 和收发器计数差异	更新章节，包括图 1。
封装尺寸	更新“示例”部分。
VCCSDFEC 电源轨	更新章节。
VCCINT_GT_L/R 轨、VCC_CPM5 轨、GTY 收发器互连结构访问限制以及VCC_IO 和 IO_VR 管脚差异	移除章节。
收发器计数差异	更新章节并移除了示例。
XPIO 性能差异	更新器件编号和封装。
XPIO bank 互连结构访问限制	更新第一段和图 1。
I/O bank 和 GT 四通道编号差异	更新章节，包括图 1。
表 25	VCC_PMC 移至 VCCINT 列。
最少电源轨、低电压、PS 过驱动	VCC_PMC 从表 26 移至表 27。
表 31 和表 32	从表格标题中移除了电压值。
2020 年 11 月 24 日 1.0 版
初始版本。	不适用