封装飞行时间差异

即使从设计和 PCB 角度来看，给定封装中的两个器件管脚兼容，不同器件的封装飞行时间也会不同。应考虑封装飞行时间的这种差异，以最大限度降低整体偏差。在 I/O 管脚分配阶段或综合后，可在 AMD Vivado™ 工具内的“Package Pins”选项卡下找到飞行时间信息。考虑管脚飞行时间差异的理想策略是在移植到新器件时，对印刷电路板进行去歪斜。如果此方法不可行，则建议在最终器件上进行印刷电路板布局时，围绕长期系统性能最大化来予以考量。在某些场景中使用初始器件时，系统性能可能必须降额。选择飞行时间范围的中间点并根据该值进行板上布线，可作为最后的折衷方案，但在某些场景中此方法可能无法实现系统性能最大化。

示例

在 I/O 管脚分配阶段以及在综合后，均可通过 Vivado 工具内的“Package Pins”选项卡来获取管脚飞行时间信息。