目标阻抗

Versal 自适应 SoC PCB 设计 用户指南 (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 简体中文

根据所需的纹波容差和阶跃负载量,可以计算目标阻抗。在去耦电容最为有效的典型频率(请参阅 PDM 工具,了解频率范围)条件下,板上 PDN 网络的阻抗应等于或低于此目标阻抗。如超出上述频率,则电容器的内部和装载电感有效性会下降。

目标阻抗的公式如下式所示。

图 1. 目标阻抗公式

以 0.80V 电源轨、额定容差为 ±3%(1% DC、2% AC)且所需阶跃电流为 40A 的情况为例,计算方式如下:

图 2. 目标阻抗计算

注意,将 ±2% 用作纹波目标,因为假设 VRM 容差为 ±1%。

注释: 如果给定纹波容差为固定值(例如 17 mV),应将该固定值用作上式中的分子。
提示: AMD 建议运行全板级 PDN 仿真,以确认符合电压规格要求。PDN 模型可从以下位置下载:https://china.xilinx.com/support/download/index.html/content/xilinx/en/downloadNav/device-models/pdn-models/versal-acaps.html