追踪端口接口单元

Versal 自适应 SoC PCB 设计 用户指南 (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 简体中文

在 MIO 模式下操作追踪端口接口单元 (TPIU) 时,走线时钟输出应延迟约半个时钟周期。这可在 PCB 上完成或者也可以通过调试器件(ARM_DSTREAM、Lauterbach 或 Agilent)来完成。

确保满足 Versal 与 TPIU 器件的 VIH/VIL 和 VOH/VOL 电平要求

  • Versal 器件值可以在 Versal 自适应 SoC 数据手册的“PSIO 电平”章节中找到。
  • 务必为所使用的电压选择正确的电平(即 LVCMOS18、LVCMOS33)。