适用于 LPDDR4/4x 接口的 PCB 布线准则

Versal 自适应 SoC PCB 设计 用户指南 (UG863)

Document ID
UG863
Release Date
2023-09-14
Revision
1.7 简体中文

本节提供了适用于 LPDDR4/4x 接口的 PCB 设计准则。此外还定义了自适应 SoC 与 LPDDR4/4x 器件之间的连接,以及物理设计规则和时序约束。

注释: 为获得最大 LPDDR4/4x 速度,建议电路板厚度小于 131 mil。走线长度规格会因开发板厚度而略有不同。如需了解走线长度规则,请参阅 表 1
重要: 必须遵循本节中的所有布线准则,方可实现 Versal 自适应 SoC 数据手册中指定的最大数据速率。客户可能采用专用或特殊设计,其中存在部分规则违例。在此类情况下,必须在其他布线参数中权衡设计或布线取舍,以降低风险。需通过系统级通道信号完整性仿真来对此类取舍加以评估。在继续本节前,请务必先阅读 所有接口的必需存储器布线准则