Verilog 搜索顺序 - 2023.2 简体中文

xelab 命令使用以下搜索顺序来搜索和绑定例化的 Verilog 设计单元：

1. 由 Verilog 代码中的 'uselib 指定的库。例如：

   module
   full_adder(c_in, c_out, a, b, sum)
   input c_in,a,b;
   output c_out,sum;
   wire carry1,carry2,sum1;
   `uselib lib = adder_lib
   half_adder adder1(.a(a),.b(b),.c(carry1),.s(sum1));
   half_adder adder1(.a(sum1),.b(c_in),.c(carry2),.s(sum));
   c_out = carry1 | carry2;
   endmodule

2. 命令行上使用 -lib|-L 选项指定的库。
3. 父设计单元的库。
4. work 库。