使用 IP integrator 标记 AXI 接口以供在 Vivado 仿真器内查看 - 2023.2 简体中文

Vivado Design Suite 用户指南: 逻辑仿真 (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 简体中文

Vivado IP integrator 提供了相应的功能特性用于识别要在 Vivado 仿真器的波形查看器的块设计窗口内直接显示的 AXI 接口。请执行以下步骤以标记要在 Vivado 仿真器内查看的 AXI 接口:

  1. 找到要查看的 AXI 接口。
  2. 右键单击对应的信号线连接(下图所示的橙色线)。
  3. 单击Mark Simulation(标记仿真)。
    注释: “Mark Simulation”只能应用于 AXI 接口。
  4. 重复步骤 1-3 来标记其他接口。
  5. 单击Clear Simulation(清除仿真)选项以清除已标记的 AXI 接口。
    注释: 仅当已标记 AXI 接口时,“Clear Simulation”选项才适用。
  6. 启动 Vivado 仿真器。按提示保存块设计。

    启动 Vivado 仿真器时,您标记的接口就会显示在“Wave”窗口中。如果 Vivado 工程已自定义为自动打开波形配置,那么已标记的接口如果在波形配置中不存在,就会被自动添加到此配置中。如果 Vivado 工程未自定义为打开波形配置,Vivado 仿真器会创建默认波形配置,其中会包含已标记的接口取代一般情况下的顶层 HDL 信号列表。



    警告:
    根据 AXI Interconnect 的配置,其内部的部分 AXI 接口可能无法正确显示在波形查看器内。建议您仅标记位于其边界处的接口。