或者,您也可以使用 compile_simlib
Tcl 命令来编译仿真库。欲知详情,请参阅
Vivado Design Suite Tcl 命令参考指南(UG835) 中的compile_simlib
,或者输入 compile_simlib -help
。
以下提供了每个第三方仿真器的命令示例:
- Questa Advanced Simulator
- 为当前目录中的所有库和所有产品系列生成适用于 Questa 的仿真库。
compile_simlib -language all -simulator questa -library all -family all
- ModelSim
- 在 /a/b/c 中为 ModelSim 生成仿真库,其中 ModelSim 可执行路径为 <simulator_installation_path>。
compile_simlib -language all -dir {/a/b/c} -simulator modelsim -simulator_exec_path {<simulator_installation_path>} -library all -family all
- VCS
- 在 /a/b/c 中为 UNISIM 库生成适用于 VCS 的仿真库,以供 Verilog 语言使用。
compile_simlib -language verilog -dir {/a/b/c} -simulator vcs -library unisim -family all
- Xcelium
- 在 /a/b/c 中为 UNISIM 库生成适用于 Xcelium 的仿真库,以供 Verilog 语言使用。
compile_simlib -language verilog -dir {/a/b/c} -simulator xcelium -library unisim -family all