VHDL UNIFAST 库的基本结构与 Verilog 相同,可搭配多种体系结构或库一起使用。您可在测试激励文件中包含该库。
以下示例使用向下钻取层级搭配 for
调用:
library unisim;
library unifast;
configuration cfg_xilinx of testbench
is for xilinx
.. for inst:netlist
. . . use entity work.netlist(inst);
.......for inst
.........for all:MMCME2
..........use entity unifast.MMCME2;
.........end for;
.......for O1 inst:DSP48E1;
.........use entity unifast.DSP48E1;
.......end for;
...end for;
..end for;
end for;
end cfg_xilinx;
注释: 如果您要使用 VHDL UNIFAST 模型,请在细化期间使用配置来绑定 UNIFAST 库。