保存仿真结果 - 2023.2 简体中文

Vivado Design Suite 用户指南: 逻辑仿真 (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 简体中文

Vivado 仿真器会将追踪的对象(VHDL 信号、Verilog reg 或 wire)的仿真结果保存到 <project>.sim/<simset> 目录的波形数据库 (WDB) 文件 (<filename>.wdb) 中。

如果您将这些对象添加到“Wave”(波形)窗口中并运行仿真,那么完整设计的设计层级以及已添加的对象的转换操作都会自动保存到 WDB 文件中。您也可以使用 log_wave 命令将“Wave”窗口中不显示的对象添加到波形数据库中。如需了解有关 log_wave 命令的信息,请参阅 使用 log_wave Tcl 命令