以下技术文档是非常实用的补充资料,可配合本指南一起使用:
- Vivado Design Suite 用户指南:版本说明、安装和许可(UG973)
- Vivado Design Suite 用户指南:系统级设计输入(UG895)
- Vivado Design Suite 用户指南:采用 IP 进行设计(UG896)
- Vivado Design Suite 用户指南:使用 Vivado IDE(UG893)
- Vivado Design Suite 用户指南:使用 Tcl 脚本(UG894)
- Vivado Design Suite 7 系列 FPGA 和 Zynq 7000 SoC 库指南(UG953)
- Vivado Design Suite Tcl 命令参考指南(UG835)
- Vivado Design Suite 用户指南:功耗分析与最优化(UG907)
- Vivado Design Suite 用户指南:使用约束(UG903)
- Vivado Design Suite 教程:逻辑仿真(UG937)
- Vivado Design Suite 用户指南:设计流程概述(UG892)
- Vivado Design Suite 属性参考指南(UG912)
- Vivado Design Suite 用户指南:综合(UG901)
- 编写高效的测试激励文件(XAPP199)
- 《IEEE 标准 VHDL 语言参考手册》(IEEE-STD-1076-1993)
- 《IEEE 标准 Verilog 硬件描述语言》(IEEE-STD-1364-2001)
- 《适用于 SystemVerilog 的 IEEE 标准 - 统一硬件设计、规范和验证语言》(IEEE-STD-1800-2009)
- 《标准延迟格式规范 (SDF)》(IEEE-STD-1497-2004)
- 《推荐的电子产品设计 IP 加密与管理实践》(IEEE-STD-P1735)