将 SystemVerilog 用于特定文件 - 2023.2 简体中文

Vivado Design Suite 用户指南: 逻辑仿真 (UG900)

Document ID
UG900
Release Date
2023-10-18
Version
2023.2 简体中文

默认情况下,Vivado IDE 会使用 Verilog 2001 语法编译 .v 文件,并使用 SystemVerilog 语法编译 .sv 文件。

要将 SystemVerilog 用于 Vivado IDE 中的特定 .v 文件,请执行以下操作:

  1. 右键单击此文件并选择Set file type(设置文件类型),如下图所示。

  2. 在下图所示“Set Type”(设置类型)对话框中,将文件类型从 Verilog 更改为SystemVerilog,然后单击OK(确定)。

或者,您可在 Tcl 控制台中使用以下命令:

set_property file_type SystemVerilog [get_files <filename>.v]