例化 Verilog/SV 模块中的 VHDL 组件或者 VHDL 架构中的 Verilog/SV 模块时,xelab
命令会:
- 首先搜索与例化的设计单元相同的语言单位。
- 如果未找到相同语言单位,
xelab
就会在-L
选项指定的库中搜索跨语言设计。
搜索顺序与 xelab 命令行上显示的库的顺序相同。
注释: 使用 Vivado IDE 时,会自动指定库搜索顺序。无需也无法进行用户干预。
例化 Verilog/SV 模块中的 VHDL 组件或者 VHDL 架构中的 Verilog/SV 模块时,xelab
命令会:
xelab
就会在 -L
选项指定的库中搜索跨语言设计。搜索顺序与 xelab 命令行上显示的库的顺序相同。