综合后仿真 - 2023.2 简体中文

您可对已综合的网表进行仿真，验证已综合的设计是否满足功能要求并且行为与期望相符。在此仿真时间点，您可以采用估算的时序数值来执行时序仿真，但这并非典型操作。

功能仿真网表是分层折叠网表，它扩展至原语模块和实体级别，其层级的最低层次由原语和宏原语组成。

这些原语包含在 UNISIMS_VER 库（对应 Verilog）和 UNISIM 库（对应 VHDL）内。