从 2021.2 起,在 Vivado 仿真器 (XSim) 内引入了全新的方法论,以便为任意语言的子设计单元创建真实的功能测试激励文件。此方法论当前适用于 Verilog/VHDL/SystemVerilog 以及这些语言的混合设计。为使用此方法论,引入了 2 条全新 Tcl 命令。在后续章节中解释了如何将此新方法论应用于真实的设计。
从 2021.2 起,在 Vivado 仿真器 (XSim) 内引入了全新的方法论,以便为任意语言的子设计单元创建真实的功能测试激励文件。此方法论当前适用于 Verilog/VHDL/SystemVerilog 以及这些语言的混合设计。为使用此方法论,引入了 2 条全新 Tcl 命令。在后续章节中解释了如何将此新方法论应用于真实的设计。