“Global Clock Resources”（全局时钟资源）表仅显示每个时钟信号线的汇总信息（包括重要的约束和布局信息），如下图所示。
图 1. Report Clock Utilization -“Global Clock Resources”表
下表中列出了“Global Clock Resources”表中的列。
| 列 | 描述 |
|---|---|
| Global Id（全局 ID） | 表示全局时钟信号线唯一 ID |
| Source Id（源 ID） | 表示生成原语（连接到时钟缓冲器）的时钟 ID |
| Driver Type/Pin（驱动程序类型/管脚） | 表示连接到时钟信号线的原语管脚 |
| Constraint（约束） |
表示用户物理约束，其中包含应用于时钟缓冲器的最高优先级。优先级规则如下所示：
|
| Site（站点） | 表示由用户或者由 Vivado 实现工具所设置的时钟缓冲器位置。 |
| Clock Region（时钟区域） |
表示缓冲器所在的器件时钟区域。 不适用于 7 系列。 |
| Root（根） |
表示时钟信号线 不适用于 7 系列。 |
| Clock Delay Group（时钟延迟组） |
表示由用户指定的时钟信号线组的名称，用于强制由 AMD Vivado™ 实现工具进行布线匹配。 不适用于 7 系列。 |
| Load Clock Region（负载时钟区域） | 表示时钟信号线负载所在的时钟区域数量。 |
| Clock Loads（时钟负载） | 表示已通过时钟管脚负载连接的单元数量。 |
| Non-Clock Loads（非时钟负载） | 表示非时钟管脚负载（例如，FDCE/CE 管脚）的数量。 |
| Clock Period（时钟周期） | 表示在时钟信号线上传输的时序时钟周期 (ns)。如果在同一个时钟信号线上有多个时钟在传输，则报告最小的时钟周期。 |
| Clock（时钟） | 表示在时钟信号线上传输的时序时钟的名称。如果在同一个时钟信号线上有多个时钟在传输，则报告“Multiple”。 |
| Driver Pin（驱动程序管脚） | 表示时钟信号线驱动管脚的逻辑名称。 |
| Net（信号线） | 连接到时钟驱动管脚的时钟信号段的逻辑名称。 |