Max/Min Delays for Groups - 2022.1 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2022-05-04
Version
2022.1 简体中文

对于“Source Synchronous Output Interfaces”(源同步输出接口),前向时钟需要相关的输出偏差。通过指定参考端口作为前向时钟端口,可生成定制组报告。该表类似于“Max/Min Delays for Output Buses”(输出总线的最大/最小延迟),但参考端口用作为计算源偏移和总线偏差的参考位。

注释: 如内容为空,则隐藏此部分。

例如,对于 DDR 输出偏差计算,如果应将前向时钟端口 (rldiii_ck_n[0]) 相关的多个位(如,rldiii_a[0-19]rldiii_ba[0-3]rldiii_ref_nrldiii_we_n)分组在一起,可使用以下命令:

report_datasheet -group [get_ports {rldiii_ck_n[0] rldiii_a[*] rldiii_ba[*] 
rldiii_ref_n rldiii_we_n}] -name timing_1

该组列表中的首个端口被视为参考管脚。

对于所有这些部分,通过多角分析 (multi-corner analysis) 来计算最差情况的数据。如果使用 -show_all_corners,那么将单独报告每个时序角的最差情况数据。

下图显示了对应此示例的报告数据手册。

图 1. 数据手册的最大/最小延迟报告示例