Placer Final Congestion Reporting - 2022.1 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2022-05-04
Version
2022.1 简体中文

分析设计的“Placer Final Congestion Reporting”(布局器最终拥塞报告)表的“Congestion”(拥塞)和“Timing QoR”(时序 QoR)情况时,请留意如下信息:

  • 如果 LUT 利用率较高,请检验实例的“Complexity”(复杂性)报告中是否存在较高百分比的 LUT6。
  • 如果拥塞区域中 RAMB 或 DSP 利用率较高,请检查 Pblock 约束,此类约束可能限制报告的模块的可用布局区域。使用各种针对性的布局指令可缓解拥塞,例如,BlockPlacement 或 SpreadLogic 指令。在某些情况下,最好复用来自先前运行的拥塞较低且生成良好“Timing QoR”的 RAMB 或 DSP 布局。

下图显示的是“Placer Final Congestion Reporting”表示例。通过使用该报告即可检验“Congestion”窗口定义的器件区域以及该窗口内存在的模块。资源利用率 (%) 表明了位于拥塞区域内的资源类型。

图 1. “Placer Final Congestion Reporting”表示例