QoR Assessment Details - 2022.1 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2022-05-04
Version
2022.1 简体中文

QoR Assessment Details(QoR 评估详情)表如下图所示,其中提供了便利的设计概览,着重显示奠定 RQA 评分基础的以下领域的问题。

  • Utilization(利用率)
  • Clocking(时钟设置)
  • Congestion(拥塞)
  • Timing(时序)
图 1. QoR Assessment Details

该表显示了分为 4 个类别的设计特性。每个类别中如无任何子项标记为 REVIEW,则该类别标记为 OK。如有子项标记为 REVIEW,则会显示时序失败的项及其阈值和当前值。阈值并非硬性限制,可超出阈值限制,但可能导致难以达成时序收敛。如果阈值超出过多或者有众多类别均超出其阈值,则需特别留意。

利用率检查是在 SLR 级别和 Pblock 级别对整个器件执行的检查。运行 report_qor_suggestions 有助于降低利用率。

Clocking(时钟设置)可显示建立时间路径或保持时间路径上时钟偏差是否过高。失败的时钟偏差路径会被自动添加到 Vivado IDE 中。在文本模式下,添加 ‑csv_output_dir <directory> 即可生成 CSV 格式的时序路径。运行 report_qor_suggestions 可以给众多时钟偏差问题提供自动修复。

Congestion(拥塞)会查看网表中的剖析信息,寻找可能造成布线拥塞的问题。拥塞区域信息在布局前不可用,但有部分网表项可用。您可先运行布局布线来评估拥塞,而后再修复这些项。完成设计布局前,这些项不计入 RQA 评分。运行 report_qor_suggestions 可生成相关建议,以拥塞区域内的单元为目标来减少拥塞。

Timing(时序)会查看每个时钟组中 100 条最差的路径。它将分析:
  • WNS、TNS、WHS 和 THS,判定设计是否有可能达成时序收敛。
  • 信号线预算检查的是可布线的信号线,其中将添加保守的信号线延迟,而不是添加估算的延迟。
  • LUT 预算检查的是 LUT,将延迟替换为保守的 LUT 延迟,而不是使用估算的延迟。

LUT 和信号线预算检查都允许使用低于理想值的估算值。通过解决超出裕量的路径中的问题,以减少设计流程中后续出现的问题数量。请参阅 Vivado IDE 中的Challenging Timing Paths(时序收敛困难的路径)部分,或者生成 CSV 文件以查看有关这些文件的更多信息。