TIMING-32：总线偏差约束已应用于过多信号 - 2023.2 简体中文

在过多信号（针对 UltraScale/UltraScale+ 超过 2500 条路径，针对 7 系列超过 1000 路径）上设置了总线偏差约束。请参阅 Vivado IDE 中的时序约束窗口中的约束位置 <position>。此约束所涵盖的第一个端点是 <object>。