TIMING-38：已在多个时钟上应用总线偏差约束 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)
Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

在总线偏差约束的源或目标上涉及多个时钟（请参阅 Vivado IDE 的Timing Constraint窗口中的约束位置 <position>）。建议每个总线偏差约束仅限一个源时钟和一个目标时钟。此约束所涵盖的第一个端点是 <object>。