TIMING-39:路径上所含逻辑层次过多,总线偏差约束无效 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

总线偏差约束已应用于具有多个逻辑层次的路径(请参阅 Vivado IDE 的Timing Constraint窗口中的约束位置 <MESSAGE_STRING>)。此约束所涵盖的第一个端点是 <NETLIST_ELEMENT>