TIMING-49:来自并行 BUFGCE_DIV 的使能或复位拓扑结构不安全 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

如果并行 BUFGCE_DIV 单元的 BUFGCE_DIVIDE 属性均设为大于 1 的值,并且这两个单元共同驱动时钟,那么为了确保此类时钟路径上的时序安全,缓冲器 <buffer><buffer> 必须使用相同使能信号 (CE) 和相同清除信号 (CLR)。清除信号不得连接到电源,也不得接地。否则,硬件中的分频时钟之间可能出现相移。建议使用安全时钟启动复位电路来同时复位这两个 BUFGCE_DIV 缓冲器。