时钟 <clock_name>
与 <clock_name>
一起定时,但两者间无相位关系。此设置在硬件中可能失败。某个时钟源自当前不使用检相器的 DPLL <cell>
,或者其传入时钟未连接到 CLKIN_DESKEW
管脚。在这些条件下,在 DPLL 与其自动衍生的时钟(或下游生成时钟)之间无法安全定时,因为时钟间的关系未知。
时钟 <clock_name>
与 <clock_name>
一起定时,但两者间无相位关系。此设置在硬件中可能失败。某个时钟源自当前不使用检相器的 DPLL <cell>
,或者其传入时钟未连接到 CLKIN_DESKEW
管脚。在这些条件下,在 DPLL 与其自动衍生的时钟(或下游生成时钟)之间无法安全定时,因为时钟间的关系未知。