有多个时钟传输至去歪斜管脚 <pin_name>,导致时序分析不准确且可能导致硬件故障。时序约束应更新为仅将单个时钟传输至该去歪斜管脚。到达管脚的时钟列表为 <clock_names>。
<pin_name>
<clock_names>