“Targets”选项卡 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文
图 1. “Report Timing”对话框:“Targets”选项卡

“Report Timing”(时序报告)提供了多个筛选选项,您必须使用这些选项才能报告特定路径或路径组。筛选依据为时序路径的结构。

  • “Startpoints (From)”(起点):起点列表,例如,时序单元时钟管脚、时序单元、输入端口、双向端口或源时钟。

    如果将几个起点组合到 1 个列表中,报告的路径将始于其中任意网表对象。

    “Rise/Fall”(上升沿/下降沿)筛选工具用于选择特定源时钟沿。

    等效的 Tcl 选项:-from-rise_from-fall_from

  • “Through Points (Through)”(穿越点):管脚、端口、组合单元或信号线列表。

    您可将多个网表对象组合到 1 个列表中,以便根据遍历其中任一对象的路径进行筛选。

    您还可指定多个“Through”(穿越)选项以优化筛选并报告路径,这些路径按命令选项中所列顺序遍历所有“Through”点分组。

    “Rise/Fall”筛选工具适用于数据沿。

    等效的 Tcl 选项:-through-rise_through-fall_through

  • “Endpoints (To)”(端点):端点列表,例如,时序单元的输入数据管脚、时序单元、输出端口、双向端口或目标时钟。

    如果将几个端点组合到 1 个列表中,报告的路径将止于其中任意网表对象。

    通常,“Rise/Fall”选项会选择一个特定数据沿。但如果您已指定目标时钟,那么它会选中特定时钟沿。

    等效的 Tcl 选项:-to-rise_to-fall_to

“Report Timing”对话框中的“Targets”(报告)选项卡(请参阅上图)可定义从 usbClk_3 的上升时钟沿穿越任意 cpuEngine/or1200_cpu/sprs_dataout[*] 信号线到达 cpuClk_5sysClk 时钟沿的路径。