“Timer Settings”部分 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

“Timing Summary”(时序汇总)报告的“Timer Settings”(定时器设置)部分包含有关 Vivado IDE 时序分析引擎设置的详细信息,这些设置用于在报告中生成时序信息。下图通过示例显示了“Timer Settings”部分的默认选项,包括:

  • “Enable Multi-Corner Analysis”(启用多角分析):针对每个时序角启用此分析,即“Multi-Corner Configuration”(多角配置)。
  • “Enable Pessimism Removal”(启用消极因素移除)和“Pessimism Removal Resolution”(消极因素移除解决办法):确保每条路径的源时钟和目标时钟的报告中均显示其公共节点无偏差。
    注释: 此设置必须始终启用。
  • “Enable Input Delay Default Clock”(启用输入延迟默认时钟):在无用户约束的输入端口上创建默认空输入延迟约束。默认禁用该选项。
  • “Enable Preset / Clear Arcs”(启用预置/清除时序弧):启用通过异步管脚进行时序路径传输。默认禁用该选项,它不影响恢复/移除检查。
  • “Disable Flight Delays”(禁用飞行延迟):为 I/O 延迟计算禁用封装延迟。
    图 1. “Timing Summary”报告:“Timer Settings”部分

要获取有关默认定时器设置以及如何对其进行更改的更多信息,请访问此链接以参阅 Vivado Design Suite Tcl 命令参考指南(UG835) 中的 config_timing_analysis