“Timing”字段 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

“Timing”(时序)字段允许您报告时序路径的时序和物理特性。

等效的 Tcl 选项:-timing

您可选择为所有路径或者为特定时序路径生成报告。如果选择“All Paths”(所有路径)选项,则可指定路径延迟类型:max(对应建立)、min(对应保持)或 min_max(对应建立和保持)。

等效的 Tcl 选项:-setup/-hold

您还可指定每个时钟组的最大路径数(默认值为 10)。

等效的 Tcl 选项:-max_paths <arg>

如果选择“Specific Paths”(特定路径)选项,则将针对指定路径对象执行分析。单击右侧Browse(浏览)按钮,打开搜索对话框,协助找出路径对象。如需了解有关 get_timing_paths 的更多信息,请访问此链接以参阅 Vivado Design Suite Tcl 命令参考指南(UG835) 中的相应内容。

等效的 Tcl 选项:-of_timing_paths <args>

选择Extend Analysis(扩展分析)选项,对感兴趣的每条路径执行扩展分析,增加指向起点的最差路径和源自端点的最差路径的相关报告。

等效的 Tcl 选项:-extend

注释: 运行“Extend Analysis”选项(Tcl 选项 -extend)以执行保持路径分析时,工具生成的报告会显示含相同起点和端点的路径的建立和保持时间特性,以显示保持时间修复是否会影响建立时序。

选中该选项并指定要使用的路径数量即可包含逻辑层次分布信息。如果同时分析所有路径,那么所选路径数量会覆盖每个时钟组的最大路径数。如果要分析的是特定路径,则只提供指定路径的逻辑层次分布信息。

等效的 Tcl 选项:-logic_level_distribution -logic_level_dist_paths <arg>