AMD FPGA 器件可提供高级时钟设置资源，如专用时钟布线树和时钟修改块 (CMB)。部分 CMB 具有使用锁相环电路（存在于 PLL 或 MMCM 原语中）来补偿时钟树插入延迟的功能。补偿的量取决于 PLL 的反馈回路上存在的插入延迟。大部分情况下，PLL（或 MMCM）可驱动多个具有同类型缓冲器的时钟树，包括反馈回路上的时钟树。由于器件可能较大，所有这些时钟树分支上的插入延迟并不总能与反馈回路延迟相匹配。如果反馈回路延迟大于源或目标时钟延迟，那么由 PLL 驱动的时钟将出现过补偿。在此情况下，CPR 符号会发生改变，并且可从裕量值中有效移除偏差乐观。其作用是可确保在分析期间，任意时序路径时钟的公共节点上都不存在人为偏差。
建议： 请始终在时序分析期间使用 CPR 补偿，以保持裕量准确性和总体时序验收质量。