您可将单元布局在 FPGA 上的特定位置,例如将所有 I/O 端口都布局在 AMD 7 系列 FPGA 设计上。AMD 建议您在尝试时序收敛前完成 I/O 布局。
I/O 布局可能影响 FPGA 互连结构中的单元布局。对互连结构中的其他单元进行手动布局有助于为时钟逻辑和宏布局提供一致性,目的是提升实现运行的一致性。
约束 | 用途 | 注释 |
---|---|---|
LOC | 将门电路或宏布局在特定 site(站点)上。 | SLICE 站点具有子站点(称为 BEL 站点)。 |
BEL | 在 slice(分片)中指定用于基本元件的子站点。 |