AMD Vivado™ 集成设计环境 (IDE) 提供了多项报告命令，用于验证设计是否满足所有时序约束，以及是否准备好加载到应用开发板上。“Report Timing Summary”（时序汇总报告）属于时序验收报告，等同于 Design Suite 中的 TRCE。“Report Timing Summary”可提供所有时序检查的完整概览，并显示充足的信息以支持您开始对任何时序问题进行分析和调试。如需了解更多信息，请参阅 IDE 中的逻辑分析。
您可在窗口中生成此报告、将其写入文件或者打印到 log 日志文件中。当“Report Timing Summary”显示您的设计不满足时序或者缺少某些约束时，您可浏览汇总报告各部分中提供的详细信息并运行更具体的分析。其他时序报告可提供有关特定状况的更多详细信息，并且可通过使用筛选工具和限定作用域功能来将分析限定于某些逻辑。
在将时序约束添加到设计前，您必须了解时序分析基础知识以及与之关联的术语。本章探讨了 Vivado IDE 时序引擎所使用的部分关键概念。