时序路径详情 - 2023.2 简体中文

Vivado Design Suite 用户指南: 设计分析与收敛技巧 (UG906)

Document ID
UG906
Release Date
2023-10-19
Version
2023.2 简体中文

此报告的第 2 部分提供了有关路径遍历的单元、管脚、端口和信号线的更多详细信息。它分为 3 个部分:

  • “Source Clock Path”(源时钟路径)

    源时钟从其源点到数据路径的起点遍历的电路。对于从输入端口开始的路径,不含这部分内容。

  • “Data Path”(数据路径)

    数据从起点到端点遍历的电路。

  • “Destination Clock Path”(目标时钟路径)

    目标时钟从其源点到数据路径端点时钟管脚遍历的电路。

“Source Clock Path”部分和“Data Path”部分搭配在一起使用。这两部分始终报告相同类型的延迟:

  • 针对建立/恢复分析报告最大延迟
  • 针对保持/移除分析报告最小延迟

这两部分共享累积延迟,从数据发送沿时间开始,累积穿过源时钟和数据路径的延迟。最终累积的延迟值称为“data arrival time”(数据到达时间)。

目标时钟路径所报告的延迟始终与源时钟和数据路径相反。其初始累积延迟值即在目标时钟源点上发送数据捕获沿的时间。最终累积延迟值称为“data required time”(数据必需时间)。

最终报告行汇总了裕量的计算方式。

  • 针对最大延迟分析(建立/恢复)
    slack = data required time - data arrival time
  • 针对最小延迟分析(保持/移除)
    slack = data arrival time - data required time