时钟不确定性表示任意成对时钟沿之间可能存在的时间变化总量。不确定性由如下部分组成：计算所得时钟抖动（系统抖动、输入抖动和离散抖动）、某些硬件原语引入的相位误差以及用户在设计约束中指定的任意时钟不确定性 (set_clock_uncertainty)。
对于基准时钟，抖动由 set_input_jitter 和 set_system_jitter 定义。对于时钟生成器（如 MMCM 和 PLL），该工具会基于其源时钟及其配置上的用户指定的抖动来计算抖动。对于其他生成时钟（例如，基于触发器的时钟分频器），抖动与其源时钟的抖动相同。
用户指定的时钟不确定性将与 AMD Vivado™ Design Suite 时序引擎计算所得不确定性相加。对于生成的时钟（例如，从 MMCM、PLL 和基于触发器的时钟分频器生成的时钟），用户在源时钟上指定的不确定性不会通过时钟生成器传输。
如需了解有关抖动和相位误差定义的更多信息，请参阅 Vivado Design Suite 用户指南：使用约束(UG903)。
时钟不确定性有如下 2 个用途：
- 在裕量数值中保留一定量的裕度，用于表示时钟上可能影响硬件功能的任何噪声。由于延迟和抖动数值为保守估值，AMD 不建议额外增加不确定性以确保硬件功能正常。
- 在 1 个或多个实现步骤内，可对时钟或时钟对相关路径进行过约束。这样可增加 QoR 裕度，以便用于帮助后续步骤在这些路径上达成时序收敛。使用时钟不确定性时，不会修改时钟波形及其关系，因此仍可正确应用其余时序约束。