时序分析属静态验证，旨在验证在硬件上加载并运行设计后，其时序行为的可预测性。它会将各种制造和环境变化因素组合到延迟模型中并按时序角及其变化量加以分组，将所有这些要素一并纳入考量范围。针对所有建议的时序角分析时序即可，针对每个角，按最消极的条件执行所有检查。例如，以 AMD FPGA 为目标的设计必须通过以下 4 项分析：
- 慢速角 (Slow Corner) 中的最大延迟分析
- 慢速角 (Slow Corner) 中的最小延迟分析
- 快速角 (Fast Corner) 中的最大延迟分析
- 快速角 (Fast Corner) 中的最小延迟分析
根据执行的检查，将使用展现出最消极情况的延迟。因此下列检查与延迟类型始终关联：