- 架构边界交汇
- “IO Crossings”（IO 交汇）和“SLR Crossings”（SLR 交汇）用于识别路径是否跨越架构资源（例如，IO 列或 SLR 边界）。
跨越大量架构列并不总是意味着存在问题。请检查信号线延迟过高或偏差过大是否与跨越大量架构列存在关联。如果跨越大量架构列可能导致了特定模块内多个实现运行之间发生时序问题，请考虑使用 Pblock 来最大限度减少布局规划，从而减少架构列或 SLR 边界交汇。
- 路径布局限制：Pblock
- 过度的布局规划有时可能会阻碍工具达到最理想结果。跨越多个 Pblock 的路径有时会遇到时序问题。
- 如果路径跨越多个 Pblock，请检查 Pblock 的位置及其对时序路径布局造成的影响。
- 如果 Pblock 彼此相邻，应考虑为每个单独 Pblock 创建单个 Pblock 作为其超集。这样可以放宽对布局器的限制，从而改善时序。
如果物理要求规定 Pblock 分散布局，请考虑在 Pblock 间采用流水打拍来帮助满足时序要求。
- 布局框：边界框大小、时钟区域距离、合并 LUT 对
- 如果时序路径的边界框大小或时钟区域距离过大，请尝试使用
place_design中的指令。在 UltraScale 器件中，请注意“时钟区域距离”及其可能对时序路径“时钟偏差”产生的影响。 - 信号线扇出和绕行
-
- “High Fanout”（高扇出）用于显示数据路径中所有信号线的最高扇出，而“Cumulative Fanout”（累积扇出）对应于所有数据路径信号线扇出总和。
如果“High Fanout”和“Cumulative Fanout”值都较大，鉴于扇出会影响布线和信号线延迟，因此出现时序违例的概率很大。
如果已运行物理最优化，但未降低扇出，请检查
MARK_DEBUG和DONT_TOUCH约束，防止复制。如果实现前需要在信号线上执行复制，可在综合中（在 RTL 内部或 XDC 文件中）使用
MAX_FANOUT约束。由于依靠布局来实现高扇出信号线的有效时序，因此通常不建议在综合中执行复制，最好依靠布局后的物理最优化 (phys_opt_design) 来执行复制。使用不同指令（如，Explore、AggressiveExplore或AggressiveFanoutOpt）还可增强物理最优化，从而对含少量正裕量的路径也一并执行最优化。如果实现期间需要在特定信号线上减少扇出，可以使用以下命令强制执行复制：
phys_opt_design -force_replication_on_nets <netName> - 如果“Hold Fix Detour”（保持修复绕行）断言有效，则表示数据路径上布线已延迟，以满足路径保持时间要求。如果路径无法满足建立时间要求，请检查源时钟和目标时钟之间偏差是否过大。此外还需检查源时钟和目标时钟之间的时序约束是否正常，以避免保持路径要求为正值（大部分情况下该值应为 0 或负值）。注释： 在布线器中的特定保持时间修复阶段，会将
HOLD_DETOUR属性置位。其他阶段可能会影响保持时序，但该属性将不予置位；例如，如果由于拥塞而导致存在布线绕行。
- “High Fanout”（高扇出）用于显示数据路径中所有信号线的最高扇出，而“Cumulative Fanout”（累积扇出）对应于所有数据路径信号线扇出总和。